GB/T 4855-1984
废止
GB/T 43536.2-2023
现行
国家标准
GB/T 43536.2-2023 三维集成电路 第2部分：微间距叠层芯片的校准要求
GB/T 43536.2-2023 Three dimensional integrated circuits—Part 2:Alignment of stacked dies having fine pitch interconnect
基本信息
标准编号:
GB/T 43536.2-2023
标准类型:
国家级标准
标准状态:
现行
is_force_gb:
no
中国标准分类名称:
半导体集成电路
国际标准分类名称:
集成电路、微电子学
发布日期:
2023-12-28
实施日期:
2024-04-01
发布单位/组织:
国家市场监督管理总局、国家标准化管理委员会
归口单位:
全国半导体器件标准化技术委员会(SAC/TC 78)
页数:
12 页
适用范围
本文件规定了在芯片键合过程中使用多个叠层集成电路之间初始校准和校准保持的要求。定义了校准标记和操作步骤。本文件只适用于使用电耦合方法进行的芯片间校准。
研制信息
起草单位:
中国电子技术标准化研究院、华进半导体封装先导技术研发中心有限公司、中国航天科技集团公司第九研究院第七七一研究所、青岛智腾微电子有限公司、珠海越亚半导体股份有限公司
起草人:
汤朔、李锟、肖克来提、吴道伟、刘欣、陈先明
同系列标准
引用标准
IEC 63011-1
采用标准
IEC 63011-2:2018